目前,用于包裝和組裝過程的測(cè)試方法主要包括手動(dòng)外觀檢查,飛針測(cè)試,針床測(cè)試ICT,自動(dòng)光學(xué)檢查(AOI)和功能測(cè)試(功能測(cè)試儀)。但是這些方法不再能夠滿足各種封裝設(shè)備的測(cè)試要求。
就芯片尺寸封裝CSP而言:CSP的類型很多,包括柔性封裝CSP,剛性基板CSP,引線框架CSP,柵陣引線型CSP以及微型CSP。不同的CSP結(jié)構(gòu)具有不同的技術(shù),但是它們都基于兩種技術(shù):倒裝焊(FCB)、球柵陣列(BGA)。
首先,存在三種用于倒裝焊接的連接方法:焊球凸點(diǎn),熱壓焊(和熱超聲焊接)以及導(dǎo)電膠粘接法。不管是哪種連接凸點(diǎn)的連接在整體過程中不可見。
其次,在封裝過程中,焊盤長(zhǎng)時(shí)間暴露在空氣中,容易氧化,因此所有連接點(diǎn)可能有缺陷:包括連接焊點(diǎn)中的裂紋,無連接,焊點(diǎn)中的空隙過多,導(dǎo)線和導(dǎo)線鍵合缺陷以及裸芯片和連接接口問題。
另外,焊盤硅片在封裝過程中會(huì)因壓力而產(chǎn)生微裂紋,與導(dǎo)電膠連接的膠水也會(huì)在包裝過程中產(chǎn)生氣泡。所有這些都會(huì)對(duì)超大規(guī)模集成電路的包裝質(zhì)量產(chǎn)生影響。但是,表面上看不見的缺陷,例如凸點(diǎn)連接,連接點(diǎn)虛擬焊接,硅芯片微裂紋,膠體氣泡等。不可用AOI技術(shù)判斷。傳統(tǒng)的電氣功能測(cè)試不僅需要清楚地了解被測(cè)對(duì)象的功能,還需要測(cè)試技術(shù)人員具有很高的測(cè)試技能。電功能測(cè)試設(shè)備復(fù)雜,測(cè)試成本高。測(cè)試結(jié)果取決于測(cè)試人員的技能。技術(shù)水平。這給超大規(guī)模集成電路的封裝和測(cè)試帶來了新的問題。
同樣,對(duì)于SiP封裝系統(tǒng),使用的兩種主要技術(shù),即多芯片組件技術(shù)和3D封裝。除了上述2D封裝中的檢查問題外,由于多層布線或?qū)娱g堆疊和互連的復(fù)雜3D封裝技術(shù),從裸晶到封裝和印刷電路板的SiP芯片的3D質(zhì)量檢查也變得更加重要。復(fù)雜的AOI技術(shù)無法解決由層間堆疊和多層布線引起的隱形缺陷的質(zhì)量控制問題。
對(duì)于LED封裝,內(nèi)部氣泡經(jīng)常出現(xiàn)在芯片安裝和注膠過程中,這會(huì)影響最終LED終端產(chǎn)品的質(zhì)量,一系列的問題并且不利于我國獨(dú)立LED產(chǎn)品和行業(yè)的發(fā)展。
為了有效解決2D和3D封裝過程中內(nèi)部缺陷檢測(cè)的問題,目前已經(jīng)出現(xiàn)了X-RAY該檢測(cè)技術(shù)應(yīng)用于半導(dǎo)體封裝測(cè)試過程中,與上述五種測(cè)試方法相比具有更多的優(yōu)勢(shì)。為了達(dá)到增加“一次合格率”和爭(zhēng)取“零缺陷”的目的,它提供了一種更有效的檢測(cè)方法。
X射線檢測(cè)技術(shù)通過不同的材料X-RAY對(duì)物體的吸收差異,物體的內(nèi)部結(jié)構(gòu)進(jìn)行成像,然后執(zhí)行內(nèi)部缺陷檢測(cè),已廣泛應(yīng)用于工業(yè)缺陷檢測(cè)與測(cè)試,醫(yī)學(xué)檢驗(yàn)和安全檢驗(yàn)領(lǐng)域。